XCZU47DR-L2FFVG1517I Xilinx XC7A100T-2FGG676I Може досягти вищої економічної ефективності в багатьох аспектах, включаючи логіку, обробку сигналів, вбудовану пам’ять, введення/виведення LVDS, інтерфейси пам’яті та трансивери. Artix-7 FPGA ідеально підходить для чутливих до витрат додатків, які вимагають високоякісної функціональності.
Чіп XCZU15EG-2FFVB1156I оснащений 26,2 Мбіт вбудованої пам'яті та 352 терміналами введення/виведення. Приймач 24 DSP, здатний стабільно працювати на швидкості 2400 МТ/с. Також є 4 оптоволоконних інтерфейси 10G SFP+, 4 оптоволоконних інтерфейси 40G QSFP, 1 інтерфейс USB 3.0, 1 мережевий інтерфейс Gigabit та 1 інтерфейс DP. Плата має послідовність увімкнення самоконтролю та підтримує режим багаторазового запуску
Будучи членом мікросхеми FPGA, XCVU9P-2FLGA2104I має 2304 програмованих логічних блоки (PL) і 150 МБ внутрішньої пам'яті, що забезпечує тактову частоту до 1,5 ГГц. Забезпечено 416 входів/виходів і 36,1 Мбіт розподіленої оперативної пам'яті. Він підтримує технологію програмованої вентильної матриці (FPGA) і може досягати гнучкого дизайну для різних застосувань
XCKU060-2FFVA1517I було оптимізовано для продуктивності системи та інтеграції за 20-нанометровим техпроцесом, а також застосовано однокристальний процесор і технологію стекованого кремнієвого з’єднання (SSI) наступного покоління. Ця FPGA також є ідеальним вибором для інтенсивної обробки DSP, необхідної для медичного зображення наступного покоління, відео 8k4k і гетерогенної бездротової інфраструктури.
Пристрій XCVU065-2FFVC1517I забезпечує оптимальну продуктивність та інтеграцію на 20 нм, включаючи пропускну здатність послідовного вводу/виводу та логічну ємність. Будучи єдиною високоякісною ПЛІС в індустрії технологічних вузлів 20-нм, ця серія підходить для додатків, починаючи від мереж 400G до проектування/моделювання прототипів великого ASIC.
Пристрій XCVU7P-2FLVA2104I забезпечує найвищу продуктивність і вбудовану функціональність на вузлах FinFET 14 нм/16 нм. 3D-схема AMD третього покоління використовує технологію стекованого кремнієвого з’єднання (SSI), щоб подолати обмеження закону Мура та досягти найвищої обробки сигналу та пропускної здатності послідовного вводу-виводу, щоб відповідати найсуворішим вимогам дизайну. Він також забезпечує віртуальне середовище проектування одного чіпа для забезпечення зареєстрованих ліній маршрутизації між чіпами для досягнення роботи на частоті вище 600 МГц і забезпечення більш багатих і гнучких тактових частот.
